チップレット集積の実現へ「2.5次元/3次元実装」、半導体の競争領域に 松元 則雄 日経クロステック

https://xtech.nikkei.com/atcl/nxt/column/18/02705/020200009/

https://xtech.nikkei.com/atcl/nxt/column/18/02705/020200009/

2024.02.09

有料会員限定

全1943文字

インターポーザーを介してチップレットを水平方向に並べる2.5次元実装や、チップレットを垂直方向に積層する3次元実装が注目されている（写真：日経クロステック）

[画像のクリックで拡大表示]

　2.5次元/3次元（2.5D/3D）実装は、チップレット集積（異種チップ集積）を具体的に実現する手段として注目されている。大きな配線専用のチップやチップレットを貫通する電極などを使って、チップレット同士を物理・電気的に接続する。半導体の微細化による性能向上に陰りが見える中で、今後の半導体の競争領域となる先進後工程（先進パッケージ）の中核的な技術だ。

「2.5次元/3次元実装」の概要（出所：日経クロステック）

[画像のクリックで拡大表示]

　2.5D実装は、インターポーザーと呼ばれる中間基板をパッケージ基板の上に配置し、インターポーザー上に水平方向にチップレットを並べる。一方、3D実装はチップを垂直方向に積層する。

「2.5次元/3次元実装」の構造（出所：日経クロステック）

[画像のクリックで拡大表示]

　2.5D実装は構造が比較的単純で、3D実装よりもコストが低く、放熱性能に優れているという特徴がある。インターポーザーはシリコン（Si）製で、前工程の技術を使って配線を作製する。配線専用のチップともいえる。チップレットを水平方向に並べている点では2D実装だが、インターポーザーとチップレットを積層している点では3D実装なので、両者の間を取って2.5D実装というわけだ。米Intel（インテル）がPC向け半導体で採用している。

　3D実装は、2.5D実装よりもチップレットを高密度に集積できる。垂直方向にチップレットを積層するので、最終的なパッケージサイズ、特に面積を小さくできる。さらに配線の長さを短くできるので、消費電力の削減や、信号伝送の高速化に有利とみられている。ただし、下層のチップの放熱が難しく、接続に貫通電極（TSV）を利用することから、コストが高い。米Advanced Micro Devices（アドバンスト・マイクロ・デバイセズ、AMD）がサーバー向け半導体で、ソニーセミコンダクタソリューションズが一部のCMOSイメージセンサーで採用している。

インターポーザーを安価に

　3D実装よりは低コストな2.5D実装だが、2.5D実装のSi製インターポーザーには高価なSiウエハーを使うので、その部分は課題だ。そこで、各社はインターポーザーを安価に製造する技術の開発を進めている。

　有望な技術の1つは、後工程の技術である再配線層（RDL）を使う方法だ。RDLは銅（Cu）と絶縁層から成る配線層で、従来はチップと外部の入出力デバイスを接続するためのものだった。このRDLをインターポーザーとしてチップ間の接続にも利用するのだ。RDLを使ったインターポーザーを有機インターポーザーと呼ぶ。有機インターポーザーの場合、2D実装と2.5D実装の間を取って「2.1次元（2.1D）実装」あるいは「2.3次元（2.3D）実装」と呼ぶこともある。

　有機インターポーザーはSiインターポーザーと比べて材料が安価な上、従来の後工程設備を利用できる利点もある。一方で配線幅/配線間隔（L/S）をSiほど微細にできない。ただし、より微細な線幅の実現に各社が取り組んでいる。例えば、キヤノンはRDLなど後工程向けの露光装置に力を注ぐ。レゾナックは、ドライフィルムでL/Sが0.8/0.8μmの回路パターンを作製することに成功した。

はんだに代わるハイブリッド接合

　3D実装で重要になるのは、チップ同士の接合方法だ。従来主流だったのは、はんだを使った接合だ。チップ上にピラーと呼ばれる微細なCu製の柱を製造し、その上に微量のはんだを乗せ、ピラー同士を貼り合わせる。パッケージ基板にチップを取り付ける場合など後工程ではよく使われていた技術だ。

　しかし、半導体の微細化と高機能化が進んだことで、はんだを貼り合わせるピッチの微細化が求められるようになった。はんだを使った結合は接合の際にはんだが横に広がるので、微細化が難しくなっている。

　そこで期待されているのは、ハイブリッドボンディング（ハイブリッド接合）と呼ばれる技術だ。はんだを使わずにCu同士を直接接合させるので、狭いピッチでの接合が実現できる。具体的には、チップの上に絶縁膜とCuピラーの層を作り、Cuピラーを周囲の絶縁膜よりわずかに低くなるように研磨する。次に絶縁体同士を貼り合わせて、その後にセ氏約300度で加熱処理してCuの膨張などを利用してCuピラー同士を接合する。

　こうした製造技術を巡っては、インテルや台湾積体電路製造（TSMC）、韓国Samsung Electronics（サムスン電子）といった大手の垂直統合型デバイスメーカー（IDM）及びファウンドリー（受託製造）企業、装置メーカーの米Applied Materials（アプライドマテリアルズ ）、材料メーカーのレゾナックなど多くの企業が研究開発を強化している。Cuを低温で焼結させる溶剤の技術を持つダイセルのように、新規参入を狙う企業も出てきている。