福田昭のデバイス通信（460） 2022年度版実装技術ロードマップ（84）（1/2 ページ）

「4.2 基板内蔵部品」のうち、「4.2.2　シリコンキャパシタ」の概要を紹介する。

電源設計特集では電源設計入門記事や技術解説記事が満載！

　電子情報技術産業協会（JEITA）が3年ぶりに実装技術ロードマップを更新し、「2022年度版　実装技術ロードマップ」（書籍）を2022年7月に発行した。本コラムではロードマップの策定を担当したJEITA Jisso技術ロードマップ専門委員会の協力を得て、ロードマップの概要を本コラムの第377回からシリーズで紹介している。

　第448回からは、第4章「電子部品」の概要説明を始めた。この章は「4.1 SMD部品」と「4.2 基板内蔵部品」「4.3 コネクタ」の3つの節で構成される。前回から、「4.2 基板内蔵部品」の概要を紹介している。基板内蔵部品とは、基板に内蔵することが可能な部品を指す。受動部品の中ではコンデンサへの内蔵化要求が強い。このため「4.2 基板内蔵部品」は基板内蔵が可能なコンデンサ（キャパシタ）である、「4.2.1　薄膜キャパシタ」と「4.2.2　シリコンキャパシタ」で構成される。前回は「4.2.1　薄膜キャパシタ」の概要をご報告した。今回は「4.2.2　シリコンキャパシタ」の概要をご説明する。

第4章「電子部品」の主な目次［クリックで拡大］出所：JEITA　Jisso技術ロードマップ専門委員会（2022年7月7日に開催された完成報告会のスライド）

シリコンに深い溝を形成して容量密度の高いコンデンサを作る

　「シリコンキャパシタ（「シリコンコンデンサ」とも呼ぶ）」は、シリコン半導体のウエハー処理工程（前工程）を使って製造するキャパシタ（コンデンサ）である。前工程では、原理的には2種類のキャパシタを作れる。1つはシリコン表面に導電膜と絶縁膜、導電膜の3層構造を形成する積層型キャパシタ（スタックドキャパシタ）である。積層型キャパシタは、DRAMセルのキャパシタに採用されてきた。

　もう1つは、シリコンに深い溝（トレンチ）を掘り、溝の側面と底面に導電膜と絶縁膜、導電膜の3層構造を作り込む溝型キャパシタ（トレンチキャパシタ）である。「シリコンキャパシタ」は通常、トレンチキャパシタ技術で製造する。

「シリコンキャパシタ（シリコンコンデンサ）」の構造例。シリコン（Si）基板（シリコンウエハー）に溝（トレンチ）を掘り、トレンチの側面と底面にn+型Si膜と酸化膜、n+型多結晶膜の3層構造を形成してキャパシタを作る［クリックで拡大］出所：JEITA　Jisso技術ロードマップ専門委員会（2022年7月7日に開催された完成報告会のスライド）

　シリコンキャパシタは積層セラミックコンデンサ（MLCC）と比べ、単位面積当たりの静電容量（容量密度）が高い、温度が変化しても静電容量がほとんど変わらない、印加電圧が変化しても静電容量がほとんど変わらない、高周波信号に対する特性変化が少ない、経年劣化が少ない、といった優位性を備える。

シリコン基板にコンデンサ、抵抗、インダクタを作り込む