全3958文字

チップレットの2.5次元（2.5D）実装で使われるインターポーザー（中間基板）。インターポーザーは年々大型化が進んでおり、ウエハーを使うSi（シリコン）製では取れ数の少なさからくるコストの高さが問題になりはじめた。そこでパネルを使って製造できる有機材料やガラスを使った方法に期待が集まっている。

　アドバンストパッケージ（先端パッケージ）である2.5次元（2.5D）実装に欠かせないインターポーザー（中間基板）を不要にしたり、材料を一新したりする動きが本格化してきた。パッケージの大型化が進み、円盤状のウエハーを使うシリコン（Si）インターポーザーは、コストの高さが問題になりはじめた。Siに代わる候補に挙がるのが、有機材料を使った再配線層（RDL）と、ガラスコア基板だ（図1）。製造に大型パネルを利用できる生産性の高さを武器にSiインターポーザーの代替を狙う（図2）。

図1　インテルが開発中のガラスコア基板のパネル
図1　インテルが開発中のガラスコア基板のパネル
Siインターポーザーに代わる技術の開発が盛んになっている（写真：インテル）
[画像タップで拡大表示]
図2　パッケージ製造に大型パネルを利用
図2　パッケージ製造に大型パネルを利用
パネルで製造することで生産効率を上げる（出所：日経クロステック）
[画像タップで拡大表示]

　「（我々が事業を開始する）2027年にはインターポーザーの大きさは8レチクル相当（約81mm角）になると予測している」。日本での先端半導体の製造を目指すRapidus（ラピダス）で後工程を担当する同社専務執行役員で3Dアセンブリ本部長の折井靖光氏はこう語る。1レチクルとは1回に露光できる寸法（26mm×33mm）を指す。最新のSiインターポーザーの大きさが約59mm角であることから、面積にすると2倍近くまで大型化が進む。「検討を始めた当初、（周りの人たちから）8レチクルはあり得ないと言われた。しかし、今年になって具体的な話がでてきている」（同氏）と続ける。

　Siインターポーザーではこの大型化の流れに対応できない可能性が高い。単純に面積から計算すると300mmウエハーから生産できる8レチクル大のインターポーザーは10枚程度だ。ウエハーは円形であるため、四角形であるインターポーザーの取れ数はさらに少なく、7枚程度とみられる。低コストでの生産は難しい。

広告