TSMCがパネルレベルパッケージ参入検討、「CoWoS」は後工程専業と連携。データセンターで使うGPU（画像処理半導体）などのAI半導体では、演算能力向上のためチップやパッケージの寸法が増大傾向にある。これに伴ってインターポーザーが巨大化すると、直径300mmのシリコン（Si）ウエハーで製造する現行手法ではインターポーザーの取れ数が数個にまで少なくなる。500mm角といった大面積のガラス基板上に有機材料で再配線層（RDL）を形成するなどの手法を使えば、インターポーザーの製造コストを下げられる。コメント：ただし、主にAIなどにGPUを沢山並列に接続して使用して来ましたが、今後は、1.58 bit LLMの技術を使用すれば、GPUがAIなどにとって不要になる可能性も御座いますので、ご注意！

https://xtech.nikkei.com/atcl/nxt/column/18/00001/09587/

https://xtech.nikkei.com/atcl/nxt/column/18/00001/09587/

大下 淳一

日経クロステック

2024.08.09

有料会員限定

• 
  
• 
  
• 
  
• 
  

• 
  
• 
  
• 
  

全2009文字

• 
  
• 
  
• 
  

　ファウンドリー最大手の台湾積体電路製造（TSMC）は3年以内をめどに、ガラス基板（パネル）を支持材に使う半導体パッケージングに参入する。AI（人工知能）向け半導体のチップやパッケージの巨大化に対応する。液晶パネル工場の買収など、ガラス基板の扱いにたけた液晶業界との距離を縮める可能性もありそうだ。

TSMCの魏氏（中央）は決算説明会でパッケージング工程に関する計画を明らかにした（出所：TSMCの配信動画から日経クロステックがキャプチャー）

[画像のクリックで拡大表示]

　2024年7月18日に開催した同年4〜6月期の決算説明会で、董事長兼最高経営責任者（CEO）の魏哲家（C.C.Wei）氏が明らかにした。パネルを支持材に使う手法はパネルレベルパッケージと呼ばれ、半導体チップ同士を電気的につなぐ中間基板（インターポーザー）などを安価に製造できる。「現時点では（業界全体の技術的）成熟度が足らないが、3年以内には対応するよう準備する」との考えを示した。チップの外側に接続端子を広げるファンアウト型と呼ぶパッケージ技術を使う。

　データセンターで使うGPU（画像処理半導体）などのAI半導体では、演算能力向上のためチップやパッケージの寸法が増大傾向にある。これに伴ってインターポーザーが巨大化すると、直径300mmのシリコン（Si）ウエハーで製造する現行手法ではインターポーザーの取れ数が数個にまで少なくなる。500mm角といった大面積のガラス基板上に有機材料で再配線層（RDL）を形成するなどの手法を使えば、インターポーザーの製造コストを下げられる。

　半導体業界では目下、パネルレベルの製造工程と親和性の高い液晶パネル工場を半導体パッケージングに転用する動きが活発化している。例えば、OSAT（後工程受託企業）のアオイ電子とシャープは2024年7月9日、シャープ三重事業所（三重県多気町）の第1工場に後工程ラインを構築すると発表した。ここで手掛けるのがパネルレベルパッケージだ。魏氏はパネルレベルパッケージへの参入方法には触れなかったが、台湾の液晶パネルメーカーの工場買収を検討しているとの観測がある。

　TSMCの現行の先端パッケージ技術「CoWoS（コワース）」については、米NVIDIA（エヌビディア）のGPU向けを中心に需給が逼迫している。CoWoSはGPUとHBM（広帯域メモリー）をインターポーザーを介して接続する2.5次元（2.5D）実装技術である。

　この技術の生産能力がGPU生産受託のボトルネックとなっていることから、「2024年と2025年にそれぞれ前年比約2倍に生産能力を高める」とした。協業先のOSATの支援を受けるほか、台湾の苗栗県や嘉義県でCoWoS向けの新工場建設を進める。台湾の調査会社TrendForce（トレンドフォース）はTSMCのCoWoSの生産能力が、2024年末に月産4万枚に達すると予測している。