https://xtech.nikkei.com/atcl/nxt/column/18/03120/031900005/
https://xtech.nikkei.com/atcl/nxt/column/18/03120/031900005/
高速・低電力な次世代コンピューティング技術として注目を集めている「光電融合」。その実現に向けては、電気信号を処理する半導体と光信号を処理する光学部品を1つの小さな基板上に実装するパッケージング技術「Co-Packaged Optics(CPO)」の進展が鍵を握る。
1μmもずれてはいけない
CPOの実装において最大の難所となっているのが、光信号を伝達するための光ファイバーと光学部品との「接続」に関する技術だ。これがどれほど難しいかは、従来の基板の部品配置と比較すれば一目瞭然である。プリント基板(PBC)の端部に光学部品を搭載する従来の配置に対して、CPOでは、GPU(画像処理半導体)などの半導体チップのすぐ近くに光学部品を高密度に配置する。これにより、主に次の2つの問題が生じる。
1つは、光ファイバーの「位置合わせ(アライメント)」の難易度が格段に上がることだ。CPOに使われる光ファイバーのコア(光が通る部分)の直径は10μm未満であり、それを結合する光導波路の幅はさらに小さい。そのため、わずかな光軸のずれが大きな伝送損失につながる。「許容できるずれは1μm未満」。CPOの開発を進める企業は、こう口をそろえる。
高精度な光軸の調整には、接続部を通過する光の強度を測定しながら位置合わせをする「アクティブアライメント」という手法がしばしば用いられる。しかし、CPOにおいては微小な光学部品が密集しているため、既存の測定装置ではプローブのサイズが大きすぎて測定点に接続できないなどの問題が明らかになってきている。
そもそも、アクティブアライメントは調整に時間がかかるため、大量生産には向かない。CPOの量産化に向けては、機械的な位置合わせ(パッシブアライメント)だけで高速かつ高精度に組み上げられるような、実装技術のブレイクスルーが必要だ。
もう1つの問題が「熱」だ。CPOでは光学部品が半導体チップのすぐ近くに配置されるため、接続部が半導体チップの発熱の影響を受けやすくなる。部品が熱による膨張と収縮を繰り返すことで光軸がずれ、伝送損失を招く恐れがある。接続部の部品には、厳しい温度サイクルに耐え得る素材の開発や、熱を逃がすような設計上の工夫が求められる。
0 コメント:
コメントを投稿