半導体の先端パッケージにおいて、ハイブリッドボンディング（ハイブリッド接合）と呼ぶチップ間の接続法が必須の技術として浮上してきた。半導体ウエハーを貼り合わせ、チップ間をつなぐ電極を従来に比べて高密度に接続する。イメージセンサーからメモリー、ロジック半導体まで、幅広い半導体の基盤技術となる。

　生成AI（人工知能）向けなどの半導体では、微細化の鈍化を補うために複数の半導体チップ（チップレット）を同一パッケージに収める形態が一般的になってきた。チップ同士をつなぐ電極の密度や接続の安定性が性能を左右し、先端品では10µmを切るような電極間ピッチが求められる。マイクロバンプ（はんだ）を用いた従来の接続法では対応が難しくなってきた。

　その解決先になるのがハイブリッド接合だ。2010年代半ばからCMOS（相補型金属酸化膜半導体）イメージセンサーに使われてきたが、2020年代に入りNANDフラッシュメモリーに適用が広がった（図1）。DRAMやロジック半導体向けの技術評価も加速しており、2030年までには先端半導体の「完全制覇」を達成しそうだ（図2）。



図1　CMOSイメージセンサーで活用進む
ソニーグループは次世代技術として、チップを3層積層するハイブリッド接合の開発を進めている（出所：ソニーセミコンダクタソリューションズの写真を基に日経クロステックが作成）
[画像タップで拡大表示]


図2　2030年には先端半導体の全制覇を達成
ハイブリッド接合が半導体を幅広く支える（出所：日経クロステック）
[画像タップで拡大表示]

　ハイブリッド接合では、多数の銅（Cu）電極と薄い絶縁膜を設けた2枚の半導体ウエハーに圧力を加えて接着する。すると絶縁膜の化学的構造が変化してくっつき、高温処理によって接合強度が高まる。この時、あらかじめ少しくぼませておいたCu電極が垂直方向に膨らんで2枚のウエハー間で接触し、Cu原子の拡散によって接合する。前工程と同水準の精度や清浄度の技術を使うため、Cu電極のピッチを10µm未満にしても安定した品質で接続できる。

広告