https://xtech.nikkei.com/atcl/nxt/mag/ne/18/00122/00003/
AI（人工知能）の普及を受けて演算デバイスの消費電力低減が急務になっている。限界が見えたCMOS（相補性金属酸化膜半導体）に代わり、新しい原理で駆動するデバイスの研究開発に目が向き始めた。量子コンピューターへの応用に向けた「極低温」技術を磨きながら、2040～2050年に半導体の主流技術の1つとなることを目指す。
現行のCMOSトランジスタが直面する微細化の限界を見据え、様々な次世代トランジスタ（Beyond CMOS）技術の開発が進んでいる。候補の1つが「TFET（トンネル電界効果トランジスタ）」と呼ばれるものだ。これまでのCMOSトランジスタに比べ、動作電圧を大幅に下げて消費電力を激減させられる可能性がある（図1）。
東京都立大学理学研究科准教授の宮田耕充氏や産業技術総合研究所（産総研）などの研究グループは、CMOSトランジスタの延命に向けた次世代チャネル材料としても期待される2次元（2D）半導体をTFETの実現に使おうと試みている。2D半導体として近年、開発が盛んなTMDC（遷移金属ダイカルコゲナイド）を活用する。
TFETは0.2～0.3Vという低い電圧で電流をスイッチングできるデバイスとして、かねて有望視されてきた。電流の制御に「トンネル効果」と呼ばれる量子現象を利用することで、0.5V以上の駆動電圧が必要な従来のCMOSトランジスタと比べて低電圧で駆動できる。
TFETの実現には、電流の担い手（キャリア）となる電子とホール（正孔）を高濃度に含む半導体材料が必要になる。TMDCは原子数個分の厚さから成る材料で、組成や重ね合わせる層数に応じてキャリアの濃度など電気的な性質を制御しやすい。2次元面内で、異なる種類のTMDCを隣り合うように成膜することで、その界面をTFETに必要なエネルギー障壁として利用できる。
宮田氏らは、組成が異なる2種類のTMDC結晶を同一面内で隣り合うように成膜する技術を開発。この構造を利用したデバイスで、トンネル電流の存在を示す電流特性を観測することに成功した。研究では二硫化モリブデン（MoS2）の結晶を化学気相成長法と呼ぶ方法で成膜した（図2）。
今回はTFETとしての動作の可能性を示した段階で、現行のCMOSトランジスタに対する優位性を示すまでには至っていない。宮田氏は「低電圧動作などを実証するには、一層の技術改良と検証が必要だ」と語る。
現状のTMDCは材料中の欠陥が多く、品質の改善や定量的な評価が難しいという課題がある。TMDCの他に、黒リンやカーボンナノチューブをTFETに応用する研究も海外を中心に進んでいる。
0 コメント:
コメントを投稿