https://xtech.nikkei.com/atcl/nxt/column/18/02972/101000009/
半導体業界で今、注目されているのがダイヤモンド半導体とチップレットである。ダイヤモンド半導体は次世代のパワー半導体として、チップレットはプロセッサーなどのロジック半導体の性能向上の切り札として期待されている。それぞれの最新動向について、2024年10月10日に開幕した「日経クロステックNEXT 東京 2024」で、日経BPの専門記者が講演した。
ダイヤモンドは優れた材料特性を備えることから、「究極の半導体材料」と称される。例えば、パワー半導体として見た場合、バンドギャップが広く、絶縁破壊電界と熱伝導率が非常に高い。移動通信の基地局で利用する高周波素子やセンサー素子の材料としてもダイヤモンドは期待されている。
ただし、半導体素子にするとこれまで期待したほどの特性が出ず、材料の高い潜在力を引き出せていなかった。加えて、素子の製造に必要なダイヤモンドウエハーの口径が小さく、実用には不向きだった。だが、「こうした状況を覆すような研究成果が出ている」（NIKKEI Tech Foresight／日経クロステックの根津禎氏）と、その事例を講演で紹介した。
中でもインパクトがあるのが、ダイヤモンドウエハーの口径が大きくなってきたことである。ウエハーの口径が大きいほど、生産性が高まりコスト削減につながる。
ダイヤモンドウエハーの開発に力を注いでいるのがOrbray（オーブレー、東京・足立）である。同社は口径50mm（2インチ）級のダイヤモンドウエハーを製品化済みで、早ければ2024年内に口径4インチ品をサンプル出荷するとみられる。6インチ化も視野に入れて研究開発を進めている。
ダイヤモンドの結晶からウエハーを高速に切り出す加工技術をディスコが確立した。ダイヤモンドは非常に硬いので、従来技術では切り出すのに時間がかかっていた。炭化ケイ素（SiC）ウエハーを切り出すための加工技術を応用し、実現した。
微細化から複数チップの組み合わせへ
チップレットは半導体集積回路を複数の小さなチップに分けて設計し、後から物理的・電気的に接続することであたかも1つのチップのように機能させる手法だ。半導体はこれまで加工寸法の微細化によって1チップに多くの機能を詰め込み性能を高めてきたが、この手法に技術的限界が近づいている。生成AI（人工知能）向けを中心に半導体に高い演算性能が求められる中、これに応える手法として「チップレットが脚光を浴びている」（NIKKEI Tech Foresight／日経クロステックの大下淳一氏）。
チップレット方式の半導体に力を入れているのが、米Intel（インテル）や米AMD（アドバンスト・マイクロ・デバイセズ）、米NVIDIA（エヌビディア）などの大手半導体メーカーだ。パソコン向けのCPU（中央演算処理装置）、AIサーバー向けのGPU（画像処理半導体）などに活用している。インテルはパソコン向けの次世代CPU「Core Ultraシリーズ2」、エヌビディアは次世代GPU「Blackwell」にそれぞれチップレットを採用した。AMDもパソコン向けCPUなど幅広い製品群に導入済みだ。
こうした動きを背景に、半導体チップをパッケージに格納する「後工程」の重要性が高まってきた。台湾積体電路製造（TSMC）のようにシリコンウエハーから半導体チップを製造する「前工程」を請け負うファウンドリー（半導体製造受託企業）が後工程の受託に参入したり、東京エレクトロンのような前工程向けの製造装置メーカーが後工程向け装置に参入したりする動きが出てきた。チップレットの登場により半導体のサプライチェーン（供給網）が大きく変化しており、チップレットを巡る協業や業界再編も予想される。
0 コメント:
コメントを投稿