全2455文字

　Rapidus（ラピダス、東京・千代田）が「どこよりも速い」とうたう半導体製造の戦略について詳細を明かし始めた。ウエハーを1枚ずつ処理する全枚葉式を戦略の軸とし、サイクルタイムを「従来と比べて4～6割短く」（同社）したい考えだ。測定できるウエハーデータも増えるため、短期間での歩留まり向上につながるという。製造装置メーカーとの連携がいっそう重要になる。

　ラピダスが主な顧客層として見据えるのは、AI（人工知能）半導体メーカーだ。ASIC（特定用途向けIC）メーカー注1）や、米NVIDIAのようなGPUメーカーに秋波を送る（図1）。「（AIの処理に向けて）消費電力が低いASICがこれからどんどん造られていく。これらの製品をタイムリーに市場に提供するニーズは高い。半導体にもタイムパフォーマンスが非常に重要だ」。ラピダスの専務執行役員である石丸一成氏は2023年12月14日、半導体製造に関する展示会「SEMICON Japan 2023」のセミナーの壇上でこう語った。

注1）ラピダスは米国時間2023年11月16日、RISC-VプロセッサーおよびAI処理専用チップの開発を手掛けるカナダTenstorrent（テンストレント）とIPコア開発に関して協業（パートナーシップ）で合意している。
図1　ラピダスはAI半導体メーカーを中心に秋波を送る
[画像のクリックで拡大表示]
図1　ラピダスはAI半導体メーカーを中心に秋波を送る
2023年11月13日（米国時間）のラピダスや米半導体トップ企業による意見交換会の様子。同会は経済産業省が日米連携を目的に開催したものだが、米国企業側はラピダスの潜在顧客でもある。ラピダスとの協業に合意したTenstorrentに加え、米NVIDIAや米AMD（Advanced Micro Devices）、米Western Digital、米Supermicro、米Appleの経営トップが参加した（出所：経済産業省）

全枚葉式で待ち時間短縮へ

　半導体製造装置の方式には大きく分けて2つある。ウエハーを1枚ずつ処理する枚葉式と、大量のウエハーを一度に処理するバッチ式だ。これまでの半導体製造では、枚葉式とバッチ式の装置を工程ごとに分けて採用する場合が多かった。例えば、リソグラフィーやエッチングは枚葉式、酸化や減圧CVD（薄膜形成）はバッチ式で実施するというような流れである。

　ただ、こうした混合方式には課題がある。各方式の切り替えのための待機時間だ。バッチ式は複数ロットのウエハーがそろってから処理する仕組みのため、枚葉式と組み合わせると長い待ち時間が発生する。ラピダス デザインソリューション部シニアディレクターの南博剛氏は、2024年1月16日に「RISC-V Day Tokyo 2024 Winter」に登壇し、「リードタイムを短縮するためには、枚葉式に統一することが望ましい」と結論付けた（図2）。

図2　「RISC-V Day Tokyo 2024 Winter」に登壇したラピダス デザインソリューション部シニアディレクターの南博剛氏
[画像のクリックで拡大表示]
図2　「RISC-V Day Tokyo 2024 Winter」に登壇したラピダス デザインソリューション部シニアディレクターの南博剛氏
（写真：日経クロステック）

　そこでラピダスは、全ての装置を枚葉式で賄う計画だ注2）。全枚葉式であれば「待機時間がない。基本的には工場内にウエハーストッカー（保管装置）がない作りを目指している」（南氏）という。

注2）同社 社長である小池淳義氏は、2000年代に社長を務めた半導体製造企業トレセンティテクノロジーズ（日立製作所と台湾UMCの合弁会社）で枚葉式製造を試みていたが、日立の方針転換などによって会社自体が失敗に終わった過去がある。今回はAI時代に向けた2度目の挑戦だ。