TSMCが半導体ファウンドリーとしてリーダーシップを維持できているのには理由がある。顧客に必要とされる先進的製造技術での開発や生産能力の提供の強みは大前提。それに加え、顧客製品の成功をサポートできるよう、チップを早期に設計・量産できる支援体制を整備しているからこそ、強いビジネスを展開できる。その源泉について、TSMCのデザイン & テクノロジープラットフォームの責任者であるリーツォン・ルー博士とTSMCデザインテクノロジージャパンの安井卓也氏に聞いた。TSMCにとって、2023年は、どのような年でしたか。
ルー 15年前、TSMCは、お客様が開発する最先端ロジックチップの設計と量産立ち上げの期間短縮、早期市場投入を目指して、「Open Innovation Platform（OIP）」をリリースしました。お客様と設計・製造に関わる技術を提供するパートナーの創造性を結集し、TSMCの先進的製造技術が秘めた潜在能力を最大限引き出したチップの開発を支援する仕組みです。
そして2023年は、OIPのパートナーとの協業において、実りの多い年となりました。持続的な協力関係をさらに発展させて、TSMCの先進的製造技術と3次元実装技術「3DFabric」を駆使して、次世代のAI、ハイパフォーマンス・コンピューティング（HPC）、モバイル向けに性能と電力効率を飛躍的に向上させたチップを実現できる環境が整いました。
3D ICの設計障壁を引き下げる
—具体的には、どのような発展があったのでしょうか。
ルー OIPは6つのアライアンスで構成されています。「EDA」「IP」「デザインセンター」「バリューチェーン・アグリゲーター」「クラウド」の5領域に加え、2022年に導入した「3DFabirc Alliance」が、驚異的なペースで成長しました。お客様が3DFabricを活用したチップを円滑に開発するため、「メモリー」「OSAT（半導体製造後工程）」「テスト」「基板」という4つのサブ領域において協業しています。
3DFabirc Allianceには、既に22社のパートナーが参画。業界や企業の枠を超えた共創を実践しています。そして、TSMCのあらゆるお客様を対象に、システムレベルで複雑化する3D ICの設計障壁を引き下げる仕組みと支援を提供しています。
最先端の微細加工技術によるチップの高性能化・歩留向上に向けたチップレットや、多機能・高性能・高付加価値なチップを実現する3D積層や異種混載など、最先端の3D ICの開発は、応用機器のイノベーションに欠かせない手段です。
3D IC利用が活発化する中で、OIPを活用するお客様と協業するパートナーは世界中に拡大しています。こうした状況を受けて、これまで北米や欧州、中国で毎年開催していたOIPの最新活動状況を共有するイベント「OIP Ecosystem Forum」を、2023年には台湾と日本で初めて開催。日本では、オンライン配信含め800人以上の参加者を迎えられました。
—日本の顧客がOIPを利用するメリットは何でしょうか。
ルー チップ開発の初期段階でTSMCの最新技術にアクセス可能になります。さらに、お客様とパートナーの間で並行開発を進めることができるため、設計の障壁は下がり、設計時間、量産までの時間、市場投入までの時間、ひいては収益までの時間を短縮できます。
既に日本企業のパートナーとして、3DFabirc Allianceにはイビデン、アドバンテスト、TOPPANが参画。基板やテストなどの領域での日本企業の技術力は極めて高く、この分野での貢献に期待するとともに、OIPがこれらの企業のビジネスを拡大する機会を生む場になると確信しています。
—OIPがあるからこそ、潜在能力を引き出すことができるのですね。
ルー 加えて、先端チップ設計の自動化と障壁の引き下げを推進するための標準化活動も行っています。2022年には、先端チップの設計に利用する多様なEDAツールの間で設計・製造に関わる情報を共有し、連携しながら相互運用できる言語「3DBlox 1.0」を発表しました。設計初期段階での3D ICの実現可能性解析、自動マルチフィジックス最適化、自動基板配線、InFO配線などを可能にします。そして2023年には、EMIR（Electro Migration and IR drop）や熱、機械的応力、チップ間のDRC（Design Rule Check）などの解析情報も包含した「3DBlox 2.0」へと進化・拡張させました。
日本の若手技術者が設計支援
—コラボレーションの場と設計環境の標準化は、最先端チップの開発・製造に欠かせないということですね。
安井 人的支援も重要です。差異化のために独自の最先端チップを開発・製造するお客様は着実に増えています。ただし、チップ設計の難易度は製造技術が高度化する度に高まり、お客様の設計スキルや委託時の設計インタフェースのレベルも千差万別です。TSMCでは、あらゆるお客様の開発・製造ニーズに応えるため、世界8都市にデザインセンターを設置。開発と量産立ち上げを支援しています。
—なぜ日本にもデザインセンターを設置したのでしょうか。
ルー 日本には2020年に横浜でデザインセンターを設立し、2nmと3nmノードのチップ設計を支援しています。組織がスピーディーに成長し、2022年には大阪オフィスを開きました。若手を含め日本の技術者の最先端技術開発への貢献は大きく、世界のお客様へのサポート強化につながると期待しています。
安井 半導体設計者の育成には時間がかかりますが、日本は技術者の素養がそもそも高い上に、定着率も高い稀有な国。キャリア採用の他、新卒採用も始めており、若手エンジニアをじっくりと育てています。現時点で約200人が所属し、 約半数が20～30代です。引き続き採用活動を積極的に行っており、将来的には400人体制にまで拡大予定です。
—日本の半導体エコシステム強化には、半導体設計に関わる企業や人材が欠かせませんが、TSMCのデザインセンターはどのような役割を果たせるのでしょうか。
安井 当社が扱っている開発案件は、最先端の半導体チップに関するものが大半であり、日本の技術者に得難い研鑽の場を提供できます。このため、TSMCで最先端チップの設計者を育成することは、日本の半導体産業の発展にも貢献できると考えています。
—2024年の目標をお願いします。
ルー AIやHPCなどに向けた次世代最先端チップでの性能や電力効率の要件は厳しくなる一方です。それに伴う設計の複雑化や直面することになる技術課題の解決に、当社はOIP設計エコシステム・パートナーと緊密に協力し、業界を超えたコラボレーションを推し進めながら挑みます。そして、先進的製造技術を活用するチップの設計障壁を下げて、より多くの活用を促し、システムレベルでの製品イノベーションを加速していきます。
TSMCデザインテクノロジージャパンでジャパンデザインセンター センター長を務める安井卓也氏（写真中央左）と、若手メンバーたち
TSMCデザインテクノロジージャパン株式会社
〒220-0012 神奈川県横浜市西区みなとみらい4-6-2 みなとみらいグランドセントラルタワー10階
URL:
https://www.tsmc.com/static/chinese/careers/designCenter_Japan.htm
0 コメント:
コメントを投稿