ウシオ電機と米Applied Materials（アプライドマテリアルズ）が、戦略的パートナーシップを締結した。半導体の3次元実装や異種チップ集積（ヘテロジニアスインテグレーション）に向けたリソグラフィー装置を共同で市場投入する。基本的にアプライドマテリアルズが開発を、ウシオ電機が量産・販売を担当する（図1）。

図1　ダイレクト露光のリソグラフィー装置「Digital Lithography Technology（DLT）」
[画像のクリックで拡大表示]
図1　ダイレクト露光のリソグラフィー装置「Digital Lithography Technology（DLT）」
（出所：アプライドマテリアルズ）

　異種チップ集積は異なる複数の半導体チップ（チップレット）を1つのパッケージに収め、微細化だけに頼らず性能を向上できる技術である。

　チップ同士の配線工程では、ステッパーのような露光装置を使って配線パターンを転写する「投影露光」方式や、露光装置自体で直接描画をする「ダイレクト露光」方式がある。ただ、投影露光にはスティッチング†や、マスクによるパターン転写が必要なため、基板の反りへの対応が難しいという課題があった。対するダイレクト露光は、基板の反りには対応できるが、これまで微細加工が難しかった。

†スティッチング（stitching）＝パッケージ全体を複数回露光し、パターンをつなぎ合わせる方法。露光数が増えたり、位置ずれが問題になったりする欠点がある。

　ウシオ電機とアプライドマテリアルズが市場投入するのは、「Digital Lithography Technology（DLT）」と両社が呼ぶパターニング装置である。マスクを使わないダイレクト露光でありながら、配線幅及び配線間隔（L/S、Line and Space）が2μm（マイクロメートル）以下の精度を実現した。「この技術はブレークスルーになる」とアプライドマテリアルズ グループバイスプレジデントのSundar Ramamurthy（スンダー・ラマムルティ）氏は語る。

　同装置についてアプライドマテリアルズは「先進パッケージ基板の（今後の）ロードマップに対応できる初のシステム」と主張する。AI（人工知能）の活用により処理にかかる負荷が増え、ガラス基板のような新材料を使った高性能で大型のチップへのニーズが高まっている。現状の先進パッケージ基板ではL/Sが2μm程度の精度だが、今後の「大型の基板上のチップレットでは2μm以下の精度を必要とする」（同社）からだ。「ガラスや有機材料製の大型パネル、ウエハーを含むあらゆる基板上のチップレット設計において、最適な解像線幅を実現できる」とウシオ電機は述べる。

　なお、アプライドマテリアルズがウシオ電機と提携した理由について「リソグラフィー装置での長年の展開から、顧客へのサービスや量産に実績があるため」（ラマムルティ氏）とした。アプライドマテリアルズは今後、ウシオ電機と共同で研究開発しながら、1μm以下の精度を実現する技術の開発に取り組むという。