Armの設計データが特定ファウンドリー前提に、ラピダスは蚊帳の外か？　　2024.07.12　　 ~ QUIZ. 9○9○9○9＝10.◯の中に＋、ー、/、Xのいずれかを入れて、必要なら優先順位の（）を使用しても計算結果を10にして下さい。ANSER.（9X9＋9）＝10

https://xtech.nikkei.com/atcl/nxt/column/18/00001/09511/

CPU（Central Processing Unit）コア最大手の英Arm（アーム、以下Arm）は、スマートフォンのSoC（System on a Chip）向け新製品「Arm Compute SubSystem（CSS） for Client」（以下、CSS for Client）を発表した。3nm世代プロセスでの製造を想定しており、前世代品に比べてAI（人工知能）推論の処理性能が最大59％向上するなどの特徴があるという。同社は新製品と共に、ファウンドリーとの強固な連係が必要な新たな製品提供方法も発表した。台湾積体電路製造（TSMC）や韓国Samsung Electronics（サムスン電子）、米Intel（インテル）と同等の関係を、新規参入するRapidus（ラピダス、東京・千代田）が築くのは難しそうだ。

　新製品のCSS for Clientは、同社の最新のCPUコアやGPU（Graphics Processing Unit）コアなどから成る（図1）。そのCPUコアやGPUコアの提供方法に変化があった（新製品の仕様は、記事後半で紹介する）。同社は創業以来、同社自身が設計したCPUコアをRTL（Register Transfer Level）データ^＊1という形で提供してきた^＊2（図2）。RTLデータは特定の半導体プロセスに依存しないため、幅広いユーザーに提供できた。例えば、独自プロセスを持つ半導体メーカー（いわゆるIDM：Integrated Device Manufacturer）にも、ファウンドリーに製造を委ねるファブレス半導体メーカーにも、基本的に同じ製品を提供すればよかった。

図1　「Arm Compute SubSystem（CSS） for Client」の構成

上方にあるCPUコア群（CPUクラスター）や、下方にあるGPUコアなどから成る（出所：Arm）

[画像タップで拡大表示]

＊1 注：RTLデータとは、レジスター（記憶回路）とレジスター間の論理（例えば、論理式）を使って、実現したいロジック回路を表した設計データである。ロジック回路の設計では、最も一般的な設計データとなっている。

＊2 注：Armは、このほかISA（命令セットアーキテクチャー）という形の提供も行っている。ISAをベースにArm自身が設計したRTLデータが「Cortex」や「Neoverse」というCPUコア製品。なお、ISAのユーザーは、CPUコアユーザーよりもかなり少ない。

図2　CPUコア製品の提供形態

これまでは、半導体プロセスに依存しないRTLデータ（左端の（1））として提供することが主流だった。今回から半導体プロセスに依存したネットリスト（その右の（2））。Armはこの形態を「Physical Implementation」と呼ぶ。今後はさらに製造サイドに近づき、マスクレイアウト（その右の（3））やチップレット（（3）′）という形でも提供する可能性がある。Armとファンドリーの関係は強固になる（出所：日経クロステックが作成）

[画像タップで拡大表示]

　Armは今回からRTLデータに加えて、「Physical Implementation」という形でもCPUコアやGPUコアを提供することを公表した。Physical Implementationの詳細をArmは明らかにしていないが、日本法人のアームによれば、「タイミング最適化前のネットリスト^＊3」だという。ネットリストはRTLデータとは異なり、特定の半導体プロセスに依存する。すなわち、半導体プロセスごとにCPUコアやGPUコアをArmが用意する必要があり、Armにとっては手間が増える。

＊3 注：ネットリストは、スタンダードセル（数個から数十個の論理ゲートから成る基本的なロジック回路）を組み合わせた設計データである。スタンダードセルはプロセスごとに用意されるため、ネットリストは特定のプロセスに依存する。なお、「論理合成」を実行するEDA（Electronic Designing Automation）ツールを使うことで、RTLデータはネットリストへ自動的に変換される。

　Physical Implementationの提供の背景には、RTLより先（製造に近い側）の設計が難しくなっていることがある。新製品は3nmという現在量産されている最先端プロセスでの製造を前提にしているため、成熟プロセス前提のCPUコアやGPUコアに比べて回路規模が大きく、さらに設計ルールも複雑になる（図3）。このため、狙ったスペックを達成するために設計のやり直しが増える傾向にあり、ユーザーの設計負荷は重い。ネットリストで受け取れれば、ユーザーの設計負荷はRTLデータよりも軽くなる。最先端プロセスでIC/SoCを開発するユーザーの数は少ないが大口がほとんどで、「Armが説明したスペックがなかなか得られない」というクレームを受けるよりも、Arm自身が設計した方が手っ取り早いとの判断があったとみられる。

図3　成熟プロセス（左）と先端プロセス（右）での開発を比較

開発フローやユーザー数などが異なる（出所：日経クロステックが作成）

[画像タップで拡大表示]

　ArmはPhysical Implementationの提供に当たり、「大手ファウンドリーと組み、確実に設計する」と述べている。大手ファウンドリーとは、TSMC、Samsung Electronics、Intelの3社を指すとみてよいだろう。今回の新製品は3nm世代向けだが、ラピダスが狙う2nmプロセス向けもそう遠くない将来に提供されるだろう。そのとき大手3社と同じようにラピダスの半導体プロセスに依存したPhysical ImplementationをArmが提供するだろうか。その可能性は低い。ラピダスで2nmの量産が可能になるのは大手3社よりも遅く、そのときには大手3社向けのPhysical Implementationは提供済みで、実績もある。ラピダスのプロセスに最適化したPhysical Implementationがなければ、ユーザーはこれまで通りRTLデータを使わざるを得ない。わざわざそこからその手間を掛けてネットリストをつくる企業がどれだけいるのか疑問だ。Armコア製品の製造という面では、ラピダスには厳しい状況になる。

　今後、ユーザーは設計負荷軽減を求めて、Armサイドでさらに設計を進めたCPUコアを要求する可能性がある。例えば、マスクレイアウト^＊4、いわゆるハードマクロを求めるかもしれない。また、業界で噂されているように、ArmがチップレットとしてCPUコアを提供するようになれば、Armとファウンドリーの関係は深まる一方だ。新参者のラピダスが越えるべきハードルはさらに上がる。もちろん、ラピダスはArmコアの製造はせず、カスタムの人工知能（AI）チップレットを製造し、外部のファウンドリーが製造したArmコアのチップレットをパッケージに組み込むという選択肢もあろう。今後の展開に注目したい。

＊4 注：マスクレイアウトとは、製造に使うマスクパターンと等価な設計データ。配置配線EDAを使うことで、ネットリストはマスクレイアウトに自動変換される。なお、配置とはスタンダードセルの位置を決めること、配線とはスタンダードセル間の接続経路を決めることを指す。