https://xtech.nikkei.com/atcl/nxt/column/18/02874/062000002/
AI向けの半導体では先端パッケージを用いたチップレット集積が使われている。左はウエハー状のSi製の中間基板、中央はそれにチップレットを実装したもの、右はさらに樹脂で封止したもの。インテルのAI推論を強化したパソコン向けCPUで採用されている（写真：日経クロステック）
[画像のクリックで拡大表示]
微細化による性能向上が鈍化し、微細化を進めるコストが増大する中で、半導体の進化を先端パッケージで担う動きが加速している。生成AI（人工知能）の登場で膨大な計算資源が必要となったことで、サーバーなどのクラウド側と、PCやスマートフォンなどのエッジ側の両方において、先端パッケージを用いたチップレット（半導体チップ）集積が標準技術となりつつある。
先端パッケージの性能を高めるために、現在焦点となっているのがパッケージの上になるべく多くのチップレットを置くとともに、チップレット間を高密度かつ高速につなぐ技術の開発だ。具体的には、①チップレットを接続するための中間基板「インターポーザー」の改良、②はんだを使わない高密度のチップ間接合を実現する「ハイブリッドボンディング（ハイブリッド接合）」のメモリーやロジック半導体への適用、③信号線とは反対側の基板面からチップレットに電源を供給することでトランジスタの集積密度を高める「裏面電源供給（BSPDN）」の量産化、が3大テーマといえる。
0 コメント:
コメントを投稿